LDO s buffer

J

jutek

Guest
ahoj

LDO se skládá jednoduché OTA jako chybu zesilovač a operační zesilovač jako vyrovnávací paměť, ale ne v jednotě konfiguraci, ale s zisk 10V / V.Potřebuji to, protože mám nízký VDD = 1,3 a vysoký práh napětí.

buffer je přesunout druhý pól na vyšší frekvence.Problém je ve fázi.
Vím, že zisk klesá 20dB/dec s každou tyč, ale jak rychle fáze dělá?

Rozhodl jsem se využít této konfiguraci s nižší klidový proud způsobit mohu použít OTA s výrazně nižší klidový proud než bez vyrovnávací paměti, aby se zajistilo správné přechodové odezvy.

Jak zlepšit tuto fázi rozpětí?

žádné připomínky toto řešení ocení

jde o

 

Welcome to EDABoard.com

Sponsor

Back
Top