Leakage Current Detektor v 1T1C DRAM ... Potřebujete pomoc

J

jsgealon_825

Guest
V současné době jsem dělal můj 1T1C dram design.Můj problém je, jak rozpoznat unikající proud v pohotovostním režimu pro odhad obnovit období, takže data nejsou ztraceny v ukládání uzlu.
Můžete mi prosím poskytnout představu, jak zaútočit na tento problém?Thanks in advance.

 
Hi there

V reálném DRAM 1T1C design nikdy nebudete muset detekce úniků.Prostě
nastavit refreshtime dle minimální specifikace, nebo, pokud je váš postup je lepší,
na vyšší obnovovací čas, protože to ušetří spoustu energie.
Pokud chcete provést detekci úniků musíte nejprve shromáždit všechny netěsnosti
přispěvatelů, a věřte mi, je tu mnoho z nich.Nejdůležitější z nich jsou
sub-vt úniku vyberte zařízení, pak jsme úniku v kondenzátoru, a
zde může být rovněž únik připojení vybrat zařízení do kondenzátoru.Jedním z dalších témat je to, že k úniku závisí také na starosti uložených
v okolních buňkách ...
Takže většina z úniku je obtížné získat a je silně řízen technologií ...
Štěstí se dostat aktuální průzkum do této struktury ...
Pokud vaše modely jsou správné, můžete snadno sledovat tyto hodnoty v simulaci a zvolit správné obnovovací čas v závislosti na výši
úniku máte.

S pozdravem

Andi

 
Jste prostě udělat "repliku" RAM buněk a jejich smysl
jeho výstupní napětí proti některé práh, který zajišťuje
číst-margin.Při poklesu na (řekněme) polovina práh,
kop obnovit.Nebo tak něco.

Nicméně, toto selže proti defektu-induced úniku nebo dokonce
hrubé úniku nesoulad.Očekával jedné buňky do reprezentovat
obrovské množství všech 16 jejích nejbližších přátel, není realistická.

 
Zapomněl jsem jeden důležitý bod, který byl proveden
V poslední DRAM vzorů.Shame on me.Jako většina
mechanismy úniku silně závisí na teplotě
Teplota dependand aktualizace je dobrý nápad
dynamicky měnit obnovovací frekvence.To je pro spec DDR3
ale pamatuji si, že jsme se, že také v některých DDR2 designy
Implementovat jako teplotní čidlo spojení se svým vlastním-refresh
pult.Funguje to jako kouzlo v reálném životě

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />Je však stále třeba charakterizovat úniku mechanismy
a statistik, které přicházejí s technologií.

S pozdravem

Andi

 
Ahanks vstupy pro kluky.
Andi, i když se rozhodnou, že nebudou vybírat unikající proud místo toho nastavit obnovovací čas, co je základem v odhadu od obnovit?Je to ve vztahu k pocitu zesilovač & počet paměťových buněk zapojených v bitlines?Jaké další faktory budou i za?Můj problém je, jak odhadnout obnovovací čas.Můžete mi s tímto průvodcem?Dáš mi čtení čtení odkazy?Potřebuji vaši pomoc.

Pozdravy,

Johnny

 
Hi Johnny

V první řadě, pokusím se odpovědět na Vaše dotazy jednodušší

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

Poslal jsem vám AM
pokud jde o některé další věci, co potřebuji vědět, než jít do dalších podrobností, as
Všiml jsem si, že můj první pokus, aby vám odpověď byla více a více
komplex

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

))

Obecně budete potřebovat spec, tam, kde to přichází od JEDEC, profesor
nebo jen vlastní mozek (pokud to dělat jako koníček projektu)
Bohužel jsem žádný skutečný odkaz, že knihu mohu doporučit, který popisuje
Cell-Design v detailu (DRAM však obvodů z Baker je dobrá
Přehled některých informací také pole a smysl v ampérech).Buňka pole design
je velmi složitý a nejkritičtější na DRAM provozu a spoustu věcí není
zveřejněny.Nicméně se budu snažit sdílet některé poznatky

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />Ok, v kostce ...Vedle 1T1C buňky nejdůležitější okruh je smysl-amp
Musíte pečlivě simulovat máte pocit-amp, a ne jen jednu instanci, že
Existuje mnoho vlivů, které je třeba zvážit.Musíte zahrnout
vnější kryt z vašich bitů za bitline protože přidáváte parazitární čepici snímání
uzly.Tím se snižuje rozdíl napětí availbale na váš smysl zesilovače a
Proto to má nepřímý vliv na refreshtime.Spodní víčko bitline
je, může být více úniku tolerovat, protože váš smysl-amp bude i nadále brát
"dost" signál do práce

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Úsměv" border="0" />

) Kromě toho je třeba přiložit spoje
do sousedních bitlines je tento limit, a také signalizační tam děje
ovlivňuje vaše snímání signálu, a proto to také snižuje signál rozpětí.

Možná rychlý náhled na obnovovací čas.V závislosti na tom, co máte k dispozici
(buňka čepice, únik informací), že je lze nastavit na hodnoty podle spec
(64ms, 128ms, 256ms větší tím lepší

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

), A technologie, lidé
"Musí" dostat proces do stavu, kdy může to být splněny.So
prcess sám má největší vliv na udržení a proto na
selfrefresh čas.Možná jeden příklad, aby to jasné.Navrhli jsme
DRAM v nových technologií a při první hardwarový vrátili jsme se
téměř žádné srážky vedle které bychom se postaral o téměř všechny možné účinky.
Také dělal rozsáhlé simulace zařízení.Nicméně to, co vidíte v simulaci
není to, co se dostanete zpět na silicion.To platí zejména pro DRAM je.Trvalo
docela dlouho, dokud tato technologie byla natolik zralý a stabilní, že
spec mohly být splněny, aniž by udělal konstrukčních změn na všech!Myslím, že
, že je jasné, jak důležité technologie.

S pozdravem

Andi

 
Hi Johnny

Ok, díky za další info.Skutečnost, že budete stavět své diskové pole
s MOS-Caps je život mnohem jednodušší

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />Ok, první Shrneme úniku pro MOS-Cap, které mají vliv na buněčnou
uchovávání zde.Nejdůležitější z nich zde bude sub-vt úniku
Vyberte přístroj a brány úniku skladování čepice.Zeptejte se technika
lidí pro naměřené hodnoty a sbírat také kryt / napětí charakteristiky
Vašeho skladování čepice.Nezapomeňte, že backbias pro buněčné a selectdevice
může zvýšit limit hodnotu a snížit únik.Poté, co si tyto hodnoty
vybudování malého modelu se snaží simulovat tyto hodnoty se přesvědčte, zda únik a
čepice v modelu jsou dost dobré (někdy modely nejsou naladěni na ty,
další parametry, ale ...

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Smutný" border="0" />

)
Ok, teď stavíme náš smysl pro zesilovač.Váš pocit zesilovač bude nejdůležitější
okruh, protože se bude rozhodovat, jaké informace je uložena v buňce.Jak je uvedeno v
můj předchozí post to je třeba udělat velmi pečlivě.Nicméně v návrhu
údaje nebudou zabaleny velmi hustá, jak budete mít velké skladovací buňky a
Proto mnoho prostoru pro kabeláž, rozteč ...Přesto myslím, že je důležité,
pro své studium, že víte, že když všechno je čím dál menší celek
Svět se mění a další efekty vstupují do hry

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

(bitline-bitline spojky, která
by mohl vést k myšlence bitline-kroucení), 3d kondenzátory mají více úniku stezky
a tak dále.Simulovat váš smysl zesilovač s počtem více bitů za bitline
získat alespoň hrubou představu, co se stane, když si přidat více čepici smysl uzly
a jak to ovlivňuje smysl amp výkon.Zde se dostáváme k bodu, kdy
jeden má také rozhodnout, jak velkou kryt pro jednu buňku, je nutná ...Zde si můžete
aby Váš obchod ...
Menší skladovací kryt má několik efektů.Layout dostane mnohem kompaktnější, ale
pravděpodobně budete muset změnit bitů na bitline a / nebo refreshtime protože signál
odbourává mnohem rychleji, nebo vaše senseamp není schopen detekovat signál ještě.
Větší paměťové strop však dává větší dispozice, ale může vám umožní
zvýšení selfrefresh času a / nebo zvýšit počet bitů na bitline.Zde máte
aby se vaše rozhodnutí a definovat bitline wordline architektury.Pokud jste
Při tomto rozhodnutí, nezapomeňte vzít v úvahu, že lze skutečně stavět
selfrefresh, že obnoví více než jedna wordline ...osvěžující dva wordlines
současně halfs selfrefreshtime ...takže nezapomeňte této páky

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />Závěrem bych uvedl to, víš, jak se platí "ztratí", víte, co vaše
senseamp může udělat, a vše, co musíte udělat, je vybrat architektura (bit / bitline,
wordlines, počet senseamp pruhů, počet wordlines obnovovány na
současně).Definování takové architektura má také vliv na výkon
spotřeby.Čím více senseamps (delší wordlines) více sensecurrent
a také wordline activationtime jde nahoru, více obnovovací cykly znamenají více
powerconsumption ...Ať už si vyberete má vliv na to, jak je potřeba nastavit
refreshtime ...
Jak jsem nikdy nic takového DRAM nemohu dávat rady, jak vybrat, jak
ty velké jsem pracoval na mají mnohem omezenější stupňů
svoboda.Cell-Cap je omezen příkopu nebo stackcell (asi 20fF cílová hodnota)
a prostor a moc jsou hlavní cíle, optimalizace ...to vše dává
Technologie lidé mnohem více než obvod hlavy návrháři

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />Nicméně bych si následující přijít s cílem.Simulovat
senseamp s více bitů na bitline různé varianty a skladování čepice.
To vám dává minimální buněčné úrovni je třeba zjistit nula nebo jedna.Bity
za bitline spolu s 256kB velikosti paměti vám několik wordlines
musíte mít.Pak bych simulovat jednotlivé buňky se sub-vt a brány
úniku zjistit, jak dlouho trvá, skladování víčko dosáhnout hodnoty zjištěné
jako senseamp limity.V podstatě je vaše minimální refreshtime a závisí na
Samozřejmě, kolik skladování čepici na buňku, kterou plánujeme použít.Přidat stráž -
kapela na tuto hodnotu, a vybrat pěkně "počitatelné" Číslo je blízko

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />Pro selfrefresh logiky přesto bych doporučit něco, co může
být měkký naprogramovány s pojistkami nebo testmodes, takže jen v případě, můžete upravit
selfrefresh čas.To vám dává possiblity ke zvýšení nebo snížení
časování najít meze svého jádra.

Bavte se s DRAM

S pozdravem

Andi

 
Měl jsem trochu času, aby si něco málo o implemenation ASIC s DRAM
Možná je to dobrý nápad k ukládání informací v diferenciálním tvaru, což znamená,
že strávíte jeden navíc trochu obrácené k ukládání informací do sousedních buněk.
Při čtení informací připojení buněk a buněk, aby obrácený smysl
amp.To výrazně zlepšuje signál rozpětí signálu a vývoj načasování.
Je také nejsou jisti, že vaše čip dostane větší, možná můžete snížit čepice
významně tak, že nemusíte utrácet více prostoru na všech ...

S pozdravem

Andi

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top