LNA vstupní impedance

N

nxing

Guest
Ahoj všichni,

Mám CMOS LNA a topologie je klasický cascode architektury s induktoru degenerací u zdroje vstupních zařízení.to, co najdu je, že vidím negativní Z11 (reálná část) po S-parametru analýzy.Mít někoho potkal stejný problém?jak to, že reálná část stala negativní?jaký je fyzikální význam?

Díky!

BTW, je to s 65nm technologií.

nxing

 
Nazdar,

Práci s moderní technologií, Je to pro mě nová věc, vědět.Mohu se vás zeptat na vstup tranzistoru polarizace.Může být, máte problém s Vg ????!!!!

yakeen

 
to znamená, že LNA osciluje, negativní S11 znamená, že LNA není stabilní,

u potřebovat zkontrolovat stabilitu faktor LNA a zkontrolujte zdroj a circils zatížení stabilita

khouly

 
Díky za odpověď, chlapi.
Pro Yakeen:
Nevidím žádný problém s Vg, také to není blízko smyčku.
Pro Khouly:
Vlastně jsem zkontrolovat stabilitu faktor a to je větší než 1 všude.

Všechny ostatní návrhy?

Díky

 
je to divné, S11 je - a stabilyt faktor je větší než 1

pocínovat u poslat schéma

khouly

 
Souhlasím s vámi khouly, bez stability vyvolat negativní impedancí

yakeen

 
Hi Khouly,
Omlouváme se, stabilita faktor je ve skutečnosti menší než jedna, což naznačuje nestabilitě.Jen jsem přemýšlel, co je příčinou této nestabilitě, co jsem našel, je, že kdybych nižší OUTPUT induktoru je Q faktor zvýšení stability.Také jsem zjistil, že CGS této technologie je velmi malá.Tak co mám udělat, je, aby souběžně s cgs C až zpomalit.Neviděl jsem ostatní lidé používají tuto techniku.Zatím simulace jde docela dobře, jen si jistý, že jsou nějaké Nevýhodou tohoto designu nebo potenciální problémy.

Pozdravy,

nxing

 
mmm, to smysl nyní, zvláště, že stabilita faktor je méně než jedna

o Q induktoru jako u nižších serise ans odpor zvýšit tuto dělat Amp více stabilní, u potřebovat až k šek gonzalez knihy, on mluvil o stablization

Také viz kapitola 2 praktickým designem okruhu RF pro moderní systémy wirless Vol. II, to je velmi zajímavé stabilizace, jakož

u potřebujeme ověřit capactiace simulací, také kontrolovat proces rohy a zkontrolujte, zda capaciatnce byly změněny, co se stane pro stabilitu

khouly

 
Ahoj, taky jsem měl stejný problém, v mém návrhu.Ale můj cascoding pomohl mi.Zkontrolujte, zda vaše hodnoty ČGS, CGD vstupního tranzistoru.Pokud se zisk vašeho tranzistor je velká šance, že bude vypočtená jednota-získat frekvence není správná, v takovém případě je vaše Ls není uzavřeno na 50 ohmů.Pokud by tomu tak je, může přítomnost reaktivní prvek, u zdroje, výsledek v samotném negativním odporem od brány.vlastně kniha Thomas Lee o CMOS RF IC design má problém založené na tomto ...

 
cascodig mimimize mlynáře účinek th CGD z trnasisotr vstupní vůle, tím, že anothe vůle betweent výstup a vstup, takže to bude minimalizovat efekt zpětné vazby, které mohou zesilovač nestabilní

khouly

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top