@ ltera Max II a qu (at) rtus - pomoc při nástroje potřebné!

[ted]

Nazdar,

Já jsem s využitím volného verze @ ltera Max II plus a pracuje na projektu pro ACEX1K50.Konstrukce zapadá pěkně s dostatkem volného zdroje.Načasování je bit když na několika místech, takže jsem pouze o načasování, není prostor.

Projekt je napsáno ve VHDL, a proto mám jen omezené kontroly o tom, co je opravdu generována (podle Leonardo Specrum na prvním místě).

Nicméně, montér v MAX II plus se koná vše přímo stupidní místech, často na maximalizaci prodlení.Samozřejmě,
mohu opravit do určité míry v floorplan editor, ale při používání tak-zvané qu (at) rtus montér možnost, nelze stanovit pro umístění buněk / LUT úrovni.Existují nějaké sestup způsoby ovládání montér a získejte čipovou peform to je to nejlepší?Má qu (at) rtus možná udělat lepší práci a umožní lepší manuální kontrolou?

Dalším problémem je fanouts.

slow.

Zdá se, že na ACEX1K jeden z fanout možná až 6.8 je dost rychlý, ale na větší fanout se rychle dostává velmi
pomalu.Vzhledem k vysoké abstrakce ve VHDL není snadný způsob, jak vím z vynutíte vytvářející paralelní (nadbytečný) logiku, takže fanout je veden na dostatečně nízké úrovni jednotlivých buněk, aby urychlila logiky.

Nějaké dobré nápady, někdo?

 

[ngjh]

Pokud chcete vytvářet redundantní logiky vždy, myslím,
že jediný způsob, jak říct syntezátoru tak učinit pomocí LCELL primitiva.Bude to však učinit kód méně přenosné.Metoda (přebírá signál 'původní', musí být zdvojený):knihovna @ ltera;
use@ltera.all; (není 100% jisti, zda to je správné)
, orig_dup1
);

LC1: LCELL přístavu mapy (originál, orig_dup1);
, orig_dup2
);

LC2: LCELL přístavu mapy (originál, orig_dup2);

....Doufám, že to pomůže [/ i]