Měřící Hi-Z v obvodu na úrovni

B

bwktim

Guest
When the pMOS and nMOS in the inverter are turned off, the path from VDD to Ground exists with resistances, so the output of it is in the state of "High-Z" (High Impedance) Vím, že oba odpory v PMOS a NMOS existují v cestě výstupu.Pro případ Hi-Z na výstupní port, jaký je přibližný rozsah napětí na vysoké impedance na výstupu?Ukažte mi prosím jednoduchý příklad pro měření Hi-Z výstupní napětí?

 
Nazdar,
Co přesně hledáte?Hledáš pro přístup k měření TPZ (L / H) a TP (L / H) Z?

 
I'm looking for metoda měření Hi-Z (vysoká impedance) výstup.Jak víte, úroveň napětí pro Hi-Z je na dobu neurčitou a není specifické, v závislosti na připojené obvody s výstupem Hi-Z.Je lepší, aby mi ukázal jednoduchý příklad s logikou buňky, které mají výstup s vysokou impedancí.

 
Citace:

Je lepší, aby mi ukázal jednoduchý příklad s logikou buňky, které mají výstup s vysokou impedancí.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top