R
rsrinivas
Guest
Ahoj jsem navrhl filtr v MATLABu v fdatool, dostal kód Verilog a je to v pořádku. Teď musí mít banky filtrů (16) s použitím tohoto jediného filter.i vyvinuli jednoduchou architekturu jako s koeficienty v ROM a vnitřní filtr do dpram, adresu generátor, FIFO na výpis filtru a výstupů jednoduchý controller.ie sériové architektuře. pro každý filtr vstupní vzorek koeficienty jsou čteny a zpracovány a souvislosti filtru vestavby jsou uloženy v dpram.repeated 16 násobek r úvahy v tomto zařízení. tato myšlenka fungovat. Jakékoliv připomínky velmi ocenil.