metastability

I

iTdl

Guest
Ahoj já jsem nová v této oblasti a chtějí vědět, co je metastability a jak se postarat o zamezení metastability zatímco skutečné implementace?Učím VHDL.

 
Přečtěte si jakýkoli digitální design / logické kniha ...všechny z nich vysvětlit pěkně na THT,,

ale já bych osobně podpořit tento 2 knihy ...Digitální Design - zásad a postupů 3rd Edition, John F. Wakerly, Prentice Hall
Digitální integrované obvody - Design výhledu 2nd Edition, Jan M. Rabaey, Prentice Hall2. kniha je těžší pochopit ....a kryt IC / CMOS design stejně ..

jde,
sp

 
No, dva flip-flopy v sérii je obvykle dostačující pro odstranění metastability problémy.

To je proto, že bez ohledu na průměrný čas před selháním pro daný hodinové frekvence a fázové vztahy, může být na druhou tím, že má dvě flip-flopy v sérii.Takže to MTBF byla 1000s, to stane se 1000000s, která je delší než uptime průměrného čipu stejně.

 
Ahoj,
Digitální design, který předložil John F. wakerley je opravdu pěkný.Také vás CNA odkazují na Cummings papíry na asynchronní resetuje.To bude také vám spoustu nápadů metastability otázky.Důležitým faktorem je MTBF, a jak uvedla dvě série FF je vám dostatečně vysoké MTBF.

S pozdravem,

 
V digitálních logických obvodů všech ur by měly být buď v logice 1 nebo logická 0.nechá se domnívají, že 3,3 představuje logickou 1 a 0V reprezentuje logickou 0.takže okruh by měl být v jedné ze 2 napěťových úrovní.Meta stablity je stav, kdy napětí je mezi námi tyto 2 voltge úrovních.To nepředstavuje logiku 0 nebo logická 1 a pohony ur číslicových obvodů blázen.
Jak je to způsobeno
1.Použití asynchronní reset -> zvážit podmínky Kde je reset uvolní přesně na pozitivní okraji UR hodiny.V případě, že Flipflop pobyt ve stavu reset nebo zachytit to, co je v data-v pin, obvykle co se stane je, že jede do metastablilty.
2.Při přenosu dat z jedné domény do druhé hodiny Hodiny domény -> co když data-v pin změnil přesně na pozitivní okraji ur hodin, opět metastabilty!

Péče U by měly přijmout, aby se zabránilo metastablilty 1.Použijte synchronus resetuje (nebo aspoň sychronize reset spouštěcím mechanizmem)
2.Při přenosu dat mezi jednotlivými hodinami doménu používat synchornizing propadne

 
obecně metastability je un vyhnout chování obvodu, která může způsobit selhání nebo porucha, nebezpečí může to vlastně stalo s asynchronní signály přechází na taktovaný obvod "To znamená, že signál může pocházet z jiného nesouvztažný hodiny taktovaný obvod", od specifikace pohledu, synchronní prvky, jako je flip obvody určit čas instalace a Hold čas.Svou povahou asynchronní vstup může nelze spolehlivě očekávat splnění této specifikace, a tak to bude muset přechody, které spadají do časového okna, které je ohraničeno těmito dvěma specifikacemi.Pokud k tomu dojde, výsledek může být jedním ze tří scénářů:
Stav signálu před přechodem je používán, stav signálu po přechodu se používá, nebo flip flop jde metastabilní.
Třetí možností je to, co věci zde, protože v dalších dvou situace element zůstane v ní stát nebo jít do jiného státu, který nemá vliv na asynchronní signál chování.
Takže actaully asynchronní signál přechodu může porušuje steup a drží čas flipflop, nicméně metastability skutečně nastane uvnitř malý časový úsek, kdy vstupní doesnot porušují nastavení a držet načasování specifikacemi pouze, ale také při flipflop přijímá nový vstup, to způsobí nestabilní rovnovážný stav v rámci tohoto symmertrically vyrovnaný stav se nazývá "přechodné metastability.Ve skutečnosti zařízení může přestat chovat jako digitální jeden a mohou působit jako analogový přístroj, to také může způsobit šíření této situace na další kaskáda prvků v obvodu "máte řadu zesilovačů například", může to způsobit okruhu Závada nebo porucha "Nestává se často, aby se stalo s CMOS".Je důležité poznamenat, že toto chování je popsáno, co se nazývá hlavní Buriden který uvádí, že "jednotlivá rozhodnutí na základě vstupních mají nepřetržitý rozsah hodnot nemůže být provedeno do ohraničené dobu", takže vlastně hlavní problém leží přímo na kontinuitu signálu v časové oblasti, signál může ležet mezi jedním a nulu, a každý pokračuje signál potřebuje undertermined čas na správné rozhodnutí, to je legrační konstatovat, že tento hlavní drží ve všech fyzice, "včetně našeho každodenního descisoins ".Je také možné určit, jak dlouho takový stav přetrvává, takže vlastně metastability je popsán statisticky, je to měřeno Střední doba mezi poruchami parametr (MTBF), která je nepřímo úměrná součinu obou zúčastněných frekvence, frekvence a průměrná frekvence asynchronních data změn, za předpokladu, že tyto dvě frekvence jsou nezávislé a nemají žádný vztah.
Chcete-li snížit riziko metastability nejčastější technika je metastability filtr může být jeden nebo více FF, nejčastěji v současné době provedení je 2 kaskádovitě FF, metastability filtr pouze snižuje metasatbility propability, protože přidat malátný v cestě.

To je vše, přátelé

 
Najdete stručné informace o metastability zde

h ** p: / / www.sunburst-design.com/papers/CummingsSNUG2001SJ_AsyncClk_rev1_1.pdf

 
některé další odkaz -
1.http://www.interfacebus.com/Design_MetaStable.html
2.klabs.org / richcontent / General_Application_Notes / mestablestates / xilinx_metastable_considerations.pdf
3.www.cse.wustl.edu/ ~ fred / CLASSES/463FA03/Metastability.pdf

 
Ahoj,

I když se set-nahoru a podržte jsou časy nejsou splněny, může metastability occur.So musíme ujistit, že my dont porušují set-nahoru a podržte krát.

jde o

 
Můžete odkazovat na následující doc pro metastability.
Omlouváme se, ale musíte přihlásit a prohlížet tuto přílohu

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top