midelsim Verilog a nonblock přiřazení

[mic_huhu]

Ahoj, všechny

Kdo mi může pomoct?

Píšu kód pomocí 1 zpožděním, např.
q <= # 1 d;

zda existuje způsob, jak simuilate design bez zpoždění pomocí ModelSim (jako příkaz? nebo jiné).
Nechci změnit můj kód.

 

[semiconductorman]

Jakmile budete tvrdě kód zpoždění není možné odstranit bez úprav kódu.to, co radím vám, abyste je použít parametr mít zpoždění ..
na ex.
parametru delay = 1;
q <= # zpoždění d;
pak pokud chcete odstranit zpoždění užití defparam k přepsání parametru na nulu, pak nebudete mít žádné zpoždění.