D
dtzounakos
Guest
Ahoj!
.
Chci design klasického CMOS OMP zesilovač s dvou etapách (n - kanál diferenční dvojice pro první fázi a p - kanál společný zdroj fáze) s použitím Gm / IDS metodiky..
Chci někoho, kdo by mi v případě, že tyto kroky jsou správně design pro získání DC podmínek.Víme, že analogové pozemní (DC BIAS) na vstupní a výstupní svorky je VDD / 2!(Vss = 0)
S použitím specifikací, jako např.: a) rychlost přeběhu
b) Z> 10Ωτ
c) Cc = něco
d) CL = něco
, gm_5
(this is the transconductance of pmos common source), Ibias
(the bias current of first stage), I5
(the bias current of second stage)
i získat gm1_2, gm_5
(to je transkonduktančních z PMOS společný zdroj), Ibias
(klidový proud prvního stupně), I5
(klidového proudu druhá etapa)
Nyní, s cílem získat (W / L) každého tranzistoru, i používání GM / IDS vs IDS / (W / L) metodiky.
I start můj design, vytváří samostatný tranzistor obvodu v Cadence prostředí.
the bias transistor of second stage). My question is
: Should we bias the PMOS transistor with same known bias values of Miller OTA?(Např. PMOS druhé etapy sám, ne s
zaujatosti tranzistor na druhý stupeň). Moje otázka zní: Měli bychom zaujatost tranzistor PMOS se stejným známým zkreslení hodnot Miller OTA?
values: Vs=VDD, Vd=VDD/2 and Vg=this is the sweep variable and i plot the gmoverid vs ids/(W/L) graph.
Například, i zaujatost terminály tranzistoru PMOS s těmito
hodnotami: Vs = VDD, Vd = VDD / 2 a Vg = toto je smést variabilní a já plot gmoverid vs IDS / (W / L), graf.
of the PMOS transistor.
Našel jsem odpovídající W / L a VOV, takže Vg
tranzistoru PMOS.Zatím je toto právo designový koncept?
A další, který konstatoval, VG (DC BIAS), která se rovná s VD1, 2 z differantial pair, znovu jsem vytvořit nový samostatný tranzistor NMOS na plot gmoverid vs IDS (W / L), graf.Nyní DC BIAS terminály jsou: VD1 = Vg (PMOS druhé fázi), VD1 = VDD / 2 a Vs = DC rozmítání proměnné v přízrak simulátor! Je to v pořádku?Zde, i upload na výše uvedené okruhy:
visit this page,download this book,or read this/these papers(such as Jesper's).
I oceníte, pokud by někdo chtěl odpovědět (pokud ví) na mé otázky, a ne aby mi
navštívit tuto stránku, stáhněte si tuto knihu, nebo si přečtěte tento / tyto dokumenty (jako Jesper je).Chci konkrétní odpověď.Chci někoho, kdo by mi říct, jestli tento přístup (jde s DC bias samostatných tranzistorů a jejich vztah k okruhu Miller OTA) je reálné!
Díky moc a sorry za psaní románu!
.
Chci design klasického CMOS OMP zesilovač s dvou etapách (n - kanál diferenční dvojice pro první fázi a p - kanál společný zdroj fáze) s použitím Gm / IDS metodiky..
Chci někoho, kdo by mi v případě, že tyto kroky jsou správně design pro získání DC podmínek.Víme, že analogové pozemní (DC BIAS) na vstupní a výstupní svorky je VDD / 2!(Vss = 0)
S použitím specifikací, jako např.: a) rychlost přeběhu
b) Z> 10Ωτ
c) Cc = něco
d) CL = něco
, gm_5
(this is the transconductance of pmos common source), Ibias
(the bias current of first stage), I5
(the bias current of second stage)
i získat gm1_2, gm_5
(to je transkonduktančních z PMOS společný zdroj), Ibias
(klidový proud prvního stupně), I5
(klidového proudu druhá etapa)
Nyní, s cílem získat (W / L) každého tranzistoru, i používání GM / IDS vs IDS / (W / L) metodiky.
I start můj design, vytváří samostatný tranzistor obvodu v Cadence prostředí.
the bias transistor of second stage). My question is
: Should we bias the PMOS transistor with same known bias values of Miller OTA?(Např. PMOS druhé etapy sám, ne s
zaujatosti tranzistor na druhý stupeň). Moje otázka zní: Měli bychom zaujatost tranzistor PMOS se stejným známým zkreslení hodnot Miller OTA?
values: Vs=VDD, Vd=VDD/2 and Vg=this is the sweep variable and i plot the gmoverid vs ids/(W/L) graph.
Například, i zaujatost terminály tranzistoru PMOS s těmito
hodnotami: Vs = VDD, Vd = VDD / 2 a Vg = toto je smést variabilní a já plot gmoverid vs IDS / (W / L), graf.
of the PMOS transistor.
Našel jsem odpovídající W / L a VOV, takže Vg
tranzistoru PMOS.Zatím je toto právo designový koncept?
A další, který konstatoval, VG (DC BIAS), která se rovná s VD1, 2 z differantial pair, znovu jsem vytvořit nový samostatný tranzistor NMOS na plot gmoverid vs IDS (W / L), graf.Nyní DC BIAS terminály jsou: VD1 = Vg (PMOS druhé fázi), VD1 = VDD / 2 a Vs = DC rozmítání proměnné v přízrak simulátor! Je to v pořádku?Zde, i upload na výše uvedené okruhy:
visit this page,download this book,or read this/these papers(such as Jesper's).
I oceníte, pokud by někdo chtěl odpovědět (pokud ví) na mé otázky, a ne aby mi
navštívit tuto stránku, stáhněte si tuto knihu, nebo si přečtěte tento / tyto dokumenty (jako Jesper je).Chci konkrétní odpověď.Chci někoho, kdo by mi říct, jestli tento přístup (jde s DC bias samostatných tranzistorů a jejich vztah k okruhu Miller OTA) je reálné!
Díky moc a sorry za psaní románu!