MOS nízkým nebo nul VT prahu napětí pro analogové

[okguy]

Četl jsem mnoho knih o designu CMOS analogové, ale ... Žádný z nich zmínit design s nul a nízký práh napětí. Tak proč tolik sléváren navrhnout tento "analogové" možnost? Která navrhuje, jsou pomocí těchto VT? OkGuy

 

[khouly]

Myslím, že většina knih designu CMOS, poskytuje s vědomím u návrhu, pak u vědí, jak design, pak můžete používat jakékoli technologie se u avilable jako existuje mnoho technologií, "0,18 mikro, 0,35 mikro" a tak dále

 

[gerryhsu]

Princip je stejný. Nízká VT designu se stane v nízkonapěťových komunikaci čipu

 

[goodboy_pl]

tím, že zmenšuje prostředky stále více a více, musí být napájecí napětí příliš zmenšen, tj. snížení. V pokročilých procesů, jako 0.18u napájecí napětí je jen 1,8 V, které dělá design anlog / smíšený režim ckts jako byly GM a opamps obtížné, i dynamický rozsah vstupního ckts a spínačů výrazně klesá, proto je tato konkrétní zařízení jsou přidány kombinovaném režimu procesy pro zjednodušení nízkého napětí design. Poznámka: nejsou vhodné pro digitální navrhování díky velmi vysoké unikající proud! BEST!