A
atran_zh
Guest
Ahoj všichni
Nice, aby se připojily k tomuto fóru.Má někdo má zkušenosti s Verilog HDL kódu pro Delta-Sigma DAC.Mám simulované delta-sigma smyčka multi-bitů pro WLAN s Matlab
OSR = 4 (převzorkování Ratio)
BW = 10 MHz (pásma)
MATLAB simulace ukazuje, že dosažené SQNR pro případ MASH 4. řádu s 5 bitů kvantizer je 73 dB, zatímco požadované SQNR je 68 dB.
Teď musím napsat Verilog kód pro tento blok Matlab.Začal jsem s prvním pořadí, druhého řádu v Verilog HDL, ale vidím, simulace je naprosto odlišná s jedním z Matlab, hluk je NO ve tvaru s Verilog zákoníku.A já jsem nyní snaží opravit chyby, ale je velmi obtížné, protože mám velmi málo exprience s digitálními-design.
Může mi někdo pomoct, nebo dát nějaké rady?Má tady někdo Verilog kód jen pro druhé delta-sigma smyčku, aby?Přidáno po 1 minuta
okud máte zájem, můžu nahrát moje simulace výsledek s Matlab do fóra.
Nice, aby se připojily k tomuto fóru.Má někdo má zkušenosti s Verilog HDL kódu pro Delta-Sigma DAC.Mám simulované delta-sigma smyčka multi-bitů pro WLAN s Matlab
OSR = 4 (převzorkování Ratio)
BW = 10 MHz (pásma)
MATLAB simulace ukazuje, že dosažené SQNR pro případ MASH 4. řádu s 5 bitů kvantizer je 73 dB, zatímco požadované SQNR je 68 dB.
Teď musím napsat Verilog kód pro tento blok Matlab.Začal jsem s prvním pořadí, druhého řádu v Verilog HDL, ale vidím, simulace je naprosto odlišná s jedním z Matlab, hluk je NO ve tvaru s Verilog zákoníku.A já jsem nyní snaží opravit chyby, ale je velmi obtížné, protože mám velmi málo exprience s digitálními-design.
Může mi někdo pomoct, nebo dát nějaké rady?Má tady někdo Verilog kód jen pro druhé delta-sigma smyčku, aby?Přidáno po 1 minuta
okud máte zájem, můžu nahrát moje simulace výsledek s Matlab do fóra.