Multi napětí a více energie režim design dělení

[oak_tree]

Náš další čip bude v 65 nm.To je velký skok od 180 nm.Nejsem příliš familar s flow, a já oceňuji každý vstup.

Moje první otázka je na úrovni RTL.Vím, že UPF / CPF se používá k přiřazení napětí a energie v režimu pro každý modul.Co když exixting modul obsahuje některé logiky, která je v 'vždycky-na' domény a další části, které jsou bude off (PSO).Předpokládám, že musím vytvořit 2 různé moduly (tj. přepisování RTL), takže můžu přiřadit do režimu nízké spotřeby na jednotlivé porce.Musím přepsat RTL a vytvořit 2 moduly, nebo je tam jednodušší cesta (jako ve VHDL pomocí 'block' výpis do kódu. Syntéza vytváří jiný modul pro blok)?

 

[rsqf]

oak_tree napsal:

Náš další čip bude v 65 nm.
To je velký skok od 180 nm.
Nejsem příliš familar s flow, a já oceňuji každý vstup.Moje první otázka je na úrovni RTL.
Vím, že UPF / CPF se používá k přiřazení napětí a energie v režimu pro každý modul.
Co když exixting modul obsahuje některé logiky, která je v 'vždycky-na' domény a další části, které jsou bude off (PSO).
Předpokládám, že musím vytvořit 2 různé moduly (tj. přepisování RTL), takže můžu přiřadit do režimu nízké spotřeby na jednotlivé porce.
Musím přepsat RTL a vytvořit 2 moduly, nebo je tam jednodušší cesta (jako ve VHDL pomocí 'block' výpis do kódu. Syntéza vytváří jiný modul pro blok)?

 

[oak_tree]

Díky za odpověď.

Co jsem na mysli, je, že jsem v současné době jeden modul ('A').Řekněme, že mám stát stroj, který bych rád, aby na 'vždy-na' moc domény, a rád bych vypnout napájení do zbytku logiky v tomto modulu.Musím si vytvořit nový modul ('B'. Modul B je instancí v modulu 'A') pro FSM, a nechat zbytek logiky v modulu 'A' nebo existuje jednodušší způsob, jak oddělit logiku Modul 'A'?