A
ananas
Guest
Má někdo multisim použití kombinace simulací s externími VHDL modulu?Jak moc je to?
Vím, že to funguje s verilog modul.
( '
<img src="http://www.edaboard.com/images/smiles/icon_rolleyes.gif" alt="Kolejová Eyes" border="0" />
')
Vím, že to funguje s verilog modul.
( '
<img src="http://www.edaboard.com/images/smiles/icon_rolleyes.gif" alt="Kolejová Eyes" border="0" />
')