A
aindejeje
Guest
Snažím se navrhnout složku CMOS s 4x skládání. podle teorie, že by: přejít na vysoké úrovni, (vref1 a vref3) přechod na nízkouhlíkové na (vref2 a vref4), ale já mám jiný charakteristiku. Snažil jsem se měnit velikosti, regulovat proud při NMOS-source, a nahradit PMOS s konvenčním resistors.but všechny vytvořené téměř stejný výstup. Může mi někdo říct co je špatně s ním ?:?: Zde je můj SPICE Kód:
Code:
vvdd VDD 0 2,5 vvref1 vref1 0 0,5 vvref2 vref2 0 1 vvref3 vref3 0 1,5 vvref4 vref4 0 2 VIN VIN GND PWL (0 0 1u 2.5) .tran / op 10n 1u. print V (v +, v-) V (vin). END