Nápověda k nalezení LVS chybu s žádným netlist zápas

I

Irfansw07

Guest
Já dělám tyto Rozložení CLK (pin )----- (vstupní pin) INVERTER (výstupní pin) ---- pro zadání kódu PIN) INVERTER (výstupní pin) ----- vstupní pin) INVERTER (výstupní pin) - ----- vstupní pin) INVERTER (výstupní pin) měniče jsou v řetězci s jiným názvem vstupní a výstupní pin jméno a tam je stejný drát s clk čepu a první měnič vstupního pinu ..... Když jsem si LVS, než to ukazuje, že netlist není zápas .... Může mi někdo prosím, řekněte mi, proč je chyba, a navrhnout mi, wat dělat .... Díky předem
 
mohl byste mi prosím dát více informací o svůj dotaz ... možná snímek LVS chyby atd. .., takže lidé zde mohou místo vás tím správným směrem. na zdraví
 
Já jsem s řetězci z 4 měniče, v němž je první měnič napájen clk a než následuje výstup měniče na další měniče vstup a to platí i pro ostatní měniče ...... Když dělám Rozložení než clk čepu a první měnič vstupní pin je na stejném drátu .... Totéž platí i pro zbývající INvereter mít stejný jako vstupní a výstupní kolík na stejném drátu ... jsem připojení tímto způsobem podle schéma Schéma ...... Doufám, že se otvor u undersatnd ... Jsem také připojení k chybě LVS obrazovky ..... Pokud ještě požadované informace mohu poskytnout to ......
 
Ahoj Irfansw07, chápu vaše rozložení připojení. Jaké nástroj pro ověření používáte? (Calibre nebo Assura). Líbilo se vám dát správný PIN pro každou vrstvu, např. kolíky CLK (pin)? Má LVS uznávané všechny kolíky v rozvržení? Ještě ne-jasné znovu svůj LVS výsledek ... prosím poskytnout více informací a bude to vyřešit. Na zdraví!
 
HI jsem pomocí Assura technologie 3.1.4 a HIT Kit versio z 3,70 .... Myslím si, že všechny kolík isdentification je v pořádku, ale Wat myslím, že je problém je, že ve stejné cestě je 2 různé kolík k dispozici ..... Například v první měnič případě vstupu cestě jsem clk kolík a vstup čep měniče .... Takže myslím, že by mohlo být, protože to je chyba .... Totéž platí i pro jiné spojení také .... Wat stane, je, že když jsem dal pin všech inveretr než je DRC chyba a když jsem se z pin jména všech měniče než tam žádná chyba DRC, ale tam je chyba ... LVS Já jsem spojená schéma celého bloku, pro které dělám rozložení ... Doufám, že bude u získat představu z něj ... Díky předem ještě jednou
 
i Irfansw07, To by mohlo být příčinou vašeho problému LVS. Musíte se ujistit, že není v rozporu sítí ve vašem schématu a také v rozvržení. Ze schématu CLK a IN1 kolík, musíte se ujistit, že tam je jen 1 kolík, např. pokud si vyberete 1 pin (CLK) nebo (IN1) jako kolík. Stejně tak je až s další čisté jména OUT1 a IN2. Pracujete v hierarchickém režimu střídače? Podívejte se prosím připojit. na zdraví
 
Díky za to ... Jo, to stalo, aby vypracovali .... Ale může u mi dát nějaké bližší informace o další nové chyby, které jsem dostal ... V chybové LVS jsem dostal novou chybu jako 1) Zařízení, která nevede přes zápas 2) V Schéma části chyba se zobrazuje jako to má nějaký počet připojení, zatímco v některých rozložení počtu připojení .... Já jsem se vážou na celé obrazovce chyba OBRÁZEK ..... Díky předem
 
Můžete post schéma netlist a rozložení netlist. Tímto způsobem vám mohu pomoci víc. na zdraví
 

Welcome to EDABoard.com

Sponsor

Back
Top