Nápověda pro FPGA

S

shsshs

Guest
Já jsem nový v FPGA.Studuji VHDL.Viděl jsem rád, že kód

Typ CHAR_RAM_TYPE je pole (0 až 39) z std_logic_vector (7 downto 0);

signál charRAM: CHAR_RAM_TYPE: = (0 => x "41", 1 => x "6E", 2 => x "64", 3 => x "79", 4 => x "FE", 5 => x "47", 20 => x "31", 21 => x "34", 22 => x "2F", 23 => x "30", 24 => x "36", 25 => x " 2F ", 26 => x" 30 ", 27 => x" 37 ", ostatní => x" A0 ");

věc, kterou chci se zeptat, je, že to zastoupení X "46" znamená "0 1 0 0 0 1 1 0"?A dělá show X hegzadecimal?

Díky za pomoc
Kromě toho chci pomoci pro LCD ovladač.Četl jsem některé a čekám vedoucí informace o LCD ovladač z vaší pomoci.thnks.

 
shsshs napsal:

Já jsem nový v FPGA.
Studuji VHDL.
Viděl jsem rád, že kódTyp CHAR_RAM_TYPE je pole (0 až 39) z std_logic_vector (7 downto 0);signál charRAM: CHAR_RAM_TYPE: = (0 => x "41", 1 => x "6E", 2 => x "64", 3 => x "79", 4 => x "FE", 5 => x "47", 20 => x "31", 21 => x "34", 22 => x "2F", 23 => x "30", 24 => x "36", 25 => x " 2F ", 26 => x" 30 ", 27 => x" 37 ", ostatní => x" A0 ");věc, kterou chci se zeptat, je, že to zastoupení X "46" znamená "0 1 0 0 0 1 1 0"?
A dělá show X hegzadecimal?Díky za pomoc

Kromě toho chci pomoci pro LCD ovladač.
Četl jsem některé a čekám vedoucí informace o LCD ovladač z vaší pomoci.
thnks.
 
Když jsem syntetizovat kód nedává žádné chyby.V důsledku tohoto jsem se rozhodnout, že toto zastoupení a přidělení jsou správné.

 
@ Uoficowboy: máte pravdu.A o inicializaci použitou metodu, je to normální způsob inicializace polí nebo vektorů."Jiní" klíčové slovo se používá k přiřazení hodnoty do všech ostatních bitů nebo indexy stanovenou hodnotu.
Například,
signál x: std_logic_vector (3 downto 0): = (1 => '1 ', ostatní => '0');
Inicializuje hodnotu x je "0010".

Doufám, že to je jasné hned.- Vipin
http://vhdlguru.blogspot.com/

 
shsshs napsal:věc, kterou chci se zeptat, je, že to zastoupení X "46" znamená "0 1 0 0 0 1 1 0"?
A dělá show X hegzadecimal?

 
Pokud jste novým FPGA ...zkuste Verilog ...jeho méně rozvláčný a snadné ....ale můj názor a já nejsem snaží urazit některý

 
Díky za všechny pomáhá.Chápu, jasně:)

Já vím, trochu Verilog z mé univercity, avšak v mé stáže, jsem zodpovědný se učit a uplatňovat na FPGA s VHDL ...Ale já jsem byl s použitím FPGA na dva týdny a myslím, že je zábavný a snadný ...Moje FPGA Spartan 3-XC3S700AN.tam je mnoho zařízení se učit:) jsem použil RS232 a vga.a já jsem stilll pracovat na VGA to je sranda:)

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top