nízká propust konfigurace v PLL?

[jordan76]

Ahoj

Z knihy jsem viděl tyto nízké propusti konfigurace (A) v PLL:
V ---- R -------- OUT NA ----- R -------- OUT
| |
ČR
| |
RC
| |
GND GND

(A) (B)

Jaký je rozdíl mezi (A) a (B)?Veškeré připomínky / rady?
Díky předem!

jde,
jordan76

 

[FOM]

Podívala jsem se na váš příspěvek 5 minut se snaží pochopit.Ale nemohl jsem.
Promiňte.

 

[huanchou]

Používáte-li vůle SZP.Měli byste nechat SZP (NMOS SZP) v rámci odpor pak tie k zemi.

 

[jordan76]

Opravdu se omlouvám za zmatek kvůli formátu problém!
Vlastně je to takto (šipka> pouze pro formát účel):

V ---- R1 ------- OUT
>>>>>>> |
>>>>>>> C
>>>>>>> |
>>>>>>> R2
>>>>>>> |
>>>>>>> GND

(A)

V ---- R1 ------- OUT
>>>>>>> |
>>>>>>> R2
>>>>>>> |
>>>>>>> C
>>>>>>> |
>>>>>>> GND

(B)

kde v je výstup z detektoru fáze frekvence, OUT je nízká propust výstup.
Jaký je rozdíl mezi (A) a (B)?Veškeré připomínky / rady?

jde,
jordan76

 

[nadýmavý]

Hlavní rozdíl je parazitní kapacitní z každého uzlu k zemi a jejich vliv na výkonnost.Pokud je to uvnitř IC tyto kondenzátory mohou být velmi velké.V diskrétním provedení jsou malé.

 

[jordan76]

Ahoj nadmutá,

Díky za Vaši odpověď!

Je to uvnitř IC.Z hlediska přenosu, jak konfigurace jsou stejné.Jaký je vliv různých nastavení na výkon?
Který je lepší se v praxi obvodu?

jde,
jordan76