Navrhování PLL s FPGA na poslední rok projektu!

[arbalez]

Chci svůj názor na návrh plně digitální fáze uzavřené smyčky. je to docela snadné pro poslední rok projektu? nebo je to stojí za poslední rok projektu? Můj asistent řekl, že je snadné navrhnout takové PLL s FPGA. a analogového je mnohem tvrdší. takže mám postupovat, nebo navrhnout analogového? Pište své podněty. CK.

 

[arunragavan]

i návrh ADPLL je docela jednoduchý .. a wot u pochopit, jsou základní buildin bloky ADPLL Prvním z nich je PFD následuje low-pass filtr a nakonec DOC - digitální ovládání osciloskopu. Pokuste se simulovat tyto bloky u WÜD získat výstup pro ur ADPLL .. obě fáze a frekvence na zámek. Mám nějaké materiály o ADPLLs .. můžu nahrát v případě potřeby. S pozdravem,

 

[arbalez]

Myslím, že to potřebují. Můžete mi prosím nahrát soubory? se psaní VHDL kódu pro adpll hektický jeden? díky.

 

[arunragavan]

Tak tady je dokument, který obsahuje informace o ADPLLs fázi Digitální Locked smyček Mike DeLong 13.května 2004 Téma Téma pro tento technický dokument bude FPGA implementace digitálních postupně uzamčené smyčky. Doufám, že to pomůže s pozdravem,