Neuronové sítě Ekvalizér Vestavný FPGA

[ThaiHoa]

I to moje práce absolventů o neuronových sítí vestavěných FPGA.Myslíte někdo chtít sdílet dokumenty o něm?Použil jsem Matlab a Verilog HDL navrhnout můj Ekvalizér ....

 

[nee_naresh04]

hai dolu je Nareshe .. hned jsem vstupují do posledního roku mé promoci .. chci dělat práce v Neuronové sítě Ekvalizér Vestavný FPGA tak mi dejte nějaké návrhy

 

[dragonight_x]

Ahoj, tak ..... co přesně je "Neuronové sítě Ekvalizér Vestavný FPGA"?<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Velmi Happy" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Otázka" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_exclaim.gif" alt="Výkřik" border="0" />

 

[FuzzySNR]

Chápu, Neuronové sítě jako jsem osobně udělal nějakou práci pro ně, ale co se Ekvalizér?Myslíte si rozumí Neural Network Procesor že po školení mohou být použity pro nějaký ekvalizace (např. QPSK Channel ekvalizace)?