ořezávání chtěl (užitečné) signálů v desce XILINX v čem je problém mého kódu?

C

corin.otesteanu

Guest
Já jsem se provádí konečný státní stroj počítat některé události. Pre-syntéza simulace funguje dobře, ale po syntéza není. Im jistý, že to kvůli ořezu:
FF / západky má konstantní hodnotu 0 v bloku. Tento FF / západky bude upraven v průběhu procesu optimalizace. VAROVÁNÍ: XST: 1896 - Vzhledem k jiným FF / západky ořezávání, FF / západky má konstantní hodnotu 0 v bloku. Tento FF / západky bude upraven v průběhu procesu optimalizace.​
Jakýkoliv pomoci chtěl bych být ocenil.
Code:
 Účetní jednotka fsm_moving_object je Port (ČLK: v STD_LOGIC;: v STD_LOGIC; B: v STD_LOGIC, res: v STD_LOGIC; výstup: z STD_LOGIC_vector (3 downto 0)); konci fsm_moving_object, architektura Behaviorální z fsm_moving_object je typu státy je (state0, stateA, state_inc, stateB, state_dec), signál pr_state, next_state: stavy; signál index: integer rozsahu od 0 do 9: = 0; signál A_prev: std_logic: = '0 '; signál B_prev: std_logic: = '0' ; začít proces (res, CLK, index) začít if (res = '1 '), pak pr_state
 
Můžete si dát "S" (SAVE) atribut instance, aby se zabránilo stříhání ... . Takže ucf položku souboru by mohlo být něco jako: INST "* / fsm_moving_object / pr_state *", "S =" true "; Můžete také vyzkoušet XST manuál pro specifika na tento atribut.
 

Welcome to EDABoard.com

Sponsor

Back
Top