G
GunSeed
Guest
Hi all
Každý, kdo zná tento problém realizovat pomocí VHDL na palubě zkušebního Xilinx, thx.
<img src="http://www.edaboard.com/images/smiles/icon_redface.gif" alt="Jsem v rozpacích" border="0" />
Každý, kdo zná tento problém realizovat pomocí VHDL na palubě zkušebního Xilinx, thx.
<img src="http://www.edaboard.com/images/smiles/icon_redface.gif" alt="Jsem v rozpacích" border="0" />