o stavu I FPGA / O porty?

[FPGA]

Když FPGA je jen o moc, které nebyly nakonfigurovány.
Co je I / portů 'státní O?
Hiz?
Pokud je I / O portu napětí je stejná jako síla,
muselo to být spálené?, že jo?

A FPGA na I / O port lze simulovat "Páčka spínací skříňky"?<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Úsměv" border="0" />

 

[pisoiu]

Tento stav je řízen M2 konfigurace pin (pro Spartan 2 FPGA).Můžete nastavit přednastavením pull-up rezistor, nebo si můžete nechat piny ve stavu vysoké impedance během konfigurace.

/ Pisoiu

 

[FLEXcertifydll]

Je to v toku stavu, to znamená, že kolíky ve stavu vysoké impedance.

 

[FPGA]

Děkuji vám za vaše odpovědi.

ale můj FPGA je kolíky jsou ve vysoké státní úrovni, pokud zapnutí ...
musí být spálen ...

 

[AMCC]

Ahoj,
Obvykle nejsou děvka HiZ.Mají týden pullup (na VCCO banky).Takže vidíte, HI-li nic, je hnací line.(Poznámka: Toto je děláno jen proto, aby se zabránilo bus tlachání).

AMC

 

[neittien0110]

Jsem pomocí SpartantII300ELC Development Kit.Nomally, špendlíky nemají vytáhnout resister.Když jsem četl port, který je bez zdroje, jeho hodnota je nízká úroveň.Takže myslím, že to závisí na druhu FGPA

 

[Big Boy]

Spartan-III mají pin s názvem HSWAP_EN.

Od Xilinx doc:

Low na tomto pinu umožňuje slabý pull-up odpory na všechny kolíky, které nejsou aktivně zapojeny do procesu konfigurace.Hodnota Vysoká zakáže všechny Pull-ups, umožňující non-konfigurace piny pro float.

To je věnován pin, a je používán, když FPGA je zatím naprogramované.

 

[Hrdina]

Ahoj,

Když FPGA / CPLD je unprogrammed nebo zakázat státní I / O piny jsou v Hi-Z, slabý Hi (pullup Hi) nebo autobusem-držet stát.V tomto státy nemůžete vypálit I / O pin.

Pokud čip je s dobrou latchup ochranou a je určeno pro live vložení, můžete vložit čip do zásuvky se moc na bez starostí.