O Timequest časového analyzátoru

[trupesh.vasoya]

jak používat timequest časování analyzátor nástroj, prosím, někdo může říct mi o tom, žádný snadný způsob, nebo ukázkový příklad pro to, nemohu pochopit, o omezení používaných v něm, prosím pomozte mi .... Díky

 

[hairo]

Zde je jednoduchý návod Věřím vám mohla pomoci: Díky.

 

[trupesh.vasoya]

Díky hairo, je to opravdu užitečné pro mě, ale můj skutečný problém je, ve kterém podmínkou musíme nastavit omezovat v analyzátoru timequest načasování a žádný příklad, kdy instalatér nepodaří, aby se vešly design na zařízení (FPGA) a musíme použít timequest za sadu, které omezují .. Počkejte pozitivní reakci .. Díky,

 

[hairo]

Montér nepodaří, aby se vešly design na zařízení (FPGA) a musíme použít timequest za sadu, která omezují

Jak je možné použít časové omezení using timequest pokud návrh nevejde na konkrétní zařízení? Nechápu to. Pokud konstrukce nevejde na konkrétní FPGA obvodu, pak se prostě změní na větší FPGA obvodu. Díky.

 

[trupesh.vasoya]

ano, naprostou pravdu, vlastně jsem byl trochu zmatený, v tomto tématu, takže ...., konečně vím, o analyzátoru timequest načasování. Díky za pomoc.