o zpoždění linky design pro DLL

[slchen]

Vážení:

Jsem navrhování VCDL (měnič řetězce) za regulované-typu DLL.
Cílovou spec.(Zpoždění) z VCDL je 1ns na 1GHz vstup hodiny.
Nyní zpoždění VCDL je menší než 1ns.
Takže, chci zvýšit zpoždění ke splnění cíle spec.
Existují dva způsoby, jak zvýšit zpoždění.
1.zvýšení počtu fází
2.zvýšení zpoždění každého měniče

Mohl byste vysvětlit, že který z nich je lepší pro DLL design.
Co je výhody a nevýhody těchto dvou řešení?

Díky za Vaše laskavé pomoci.
slchen