Okolnosti, za použití měniče pair

[elecs_gene]

Ahoj kluci,
mohl vysvětlit, u mě na to, co okolnost je syntézou překladač nuceni dát střídač pár? je to proto, že použití měniče dvojice dělá vzestupu a pádu čas rovný??

jde o

 

[mystique_unbound]

Vzestup časy a pády časy střídače CMOS je didfferent kvůli diffenet mobilit elektronů a děr.V některých případech musíme mít stejný vzestup a pád krát.takže použití střídače páru bude i zpoždění tplh tphl.

 

[Odpor]

hi,

Invertor páry jsou obvykle zavedeny splnit přísné načasování omezení.
Viz U musel vyrovnat zavedením hřebenového zpožděním tak, že přes dva obvody je splněna načasování.

I dont think vzestupu a pádu dostal až k činit cokoli s touto ..

Jde.

 

[elecs_gene]

hej odpor
Co u znamenat slovy přísnými omezeními načasování?? viz vaše Konečným cílem je minimalizovat čas .. pak přidáním střídače, u se chystáte zvýšit dobu ... pokud vím, za žádných okolností by U specifikovat časový tlak, který říká syntéza kompilátoru zvýšení stávající načasování .. Souhlasím s tím, u může mít 2 střídače od sebe odděleny bufffer tak, aby se pravděpodobně zvýší jízdní schopnosti! potom, za jakých okolností víc to generovat měnič pár ??

jde o

 

[leeenghan]

Ahoj,

Co mohu napadá, je fan-out je vysoký.Takže nástroj může dát vyrovnávací paměť, nebo použít 2 invertory.Zkontrolujte, zda se první invertor pouze fanout do druhého střídače (může být první invertor i jinou jednotku logika).

Také, pokud se zeptáte nástroj schází drží času, než tento typ logiky se očekává.

S pozdravem,
Eng Han