F
fatcat1205
Guest
Ahoj všichni
Jsem čtení papír pojmenovaný jako napájení odmítnutí poměr v operačních trans-vodivost zesilovač, a mám dotaz pochopit rovnocenné sítě v něm.Doufám, že někdo mohl vysvětlit, pro mě, díky moc.
Na prvním je uveden schematický pro dvě etapy OTA v takových schematickém, druhý stupeň je jedinou etapu společného-source zesilovač.Ale v následujícím obrázku, v druhé fázi ukáže být diferenciální vstupní jediné výstupní zesilovač.Snažím se pochopit obvodu tímto způsobem: k bráně vstupní tranzistor, M5, je invertování vstup pro operační zesilovač a zdroj M5 je non-invertování vstup, ale stále existuje cesta z VDD se zesilovačem v rovnocenné sítě, a moje chápání nedokáže vysvětlit toto.A v novinách, že zisk z VDD do Vout na druhém stupni je definováno, kdy oba invertování a non-invertování vstupy jsou AC-uzemněný, takže pokud jeden z těchto dvou vstupní port je zdrojem M5,
nebude cesta z VDD na Vout.
Doufám, že někdo bude vysvětlovat non-invertování vstup do rovnocenné sítě pro mě.Díky znovu.
Jsem čtení papír pojmenovaný jako napájení odmítnutí poměr v operačních trans-vodivost zesilovač, a mám dotaz pochopit rovnocenné sítě v něm.Doufám, že někdo mohl vysvětlit, pro mě, díky moc.
Na prvním je uveden schematický pro dvě etapy OTA v takových schematickém, druhý stupeň je jedinou etapu společného-source zesilovač.Ale v následujícím obrázku, v druhé fázi ukáže být diferenciální vstupní jediné výstupní zesilovač.Snažím se pochopit obvodu tímto způsobem: k bráně vstupní tranzistor, M5, je invertování vstup pro operační zesilovač a zdroj M5 je non-invertování vstup, ale stále existuje cesta z VDD se zesilovačem v rovnocenné sítě, a moje chápání nedokáže vysvětlit toto.A v novinách, že zisk z VDD do Vout na druhém stupni je definováno, kdy oba invertování a non-invertování vstupy jsou AC-uzemněný, takže pokud jeden z těchto dvou vstupní port je zdrojem M5,
nebude cesta z VDD na Vout.
Doufám, že někdo bude vysvětlovat non-invertování vstup do rovnocenné sítě pro mě.Díky znovu.