otázku odkaz buffer s oddělením víčkem

L

lotoy

Guest
Vážení,
Mám nějaký problém na vysoké buffer konstrukční rychlosti, v níž velká SZP je použít k získání nízké impedance při vysoké frekvenci.to, co mi to jedno, je, že je drift v přechodné simulace od hodnoty DC referenční výstup.Snažím se, aby se minimalizovalo výstupní impedance operační zesilovač ke snížení úletu, ale tam je ještě nějaký rozdíl mezi dynamickým referenční hodnotou a DC jedna.
pls pomozte mi a dej mi návrh!

thx předem!

 
Myslím, že to souvisí s buffer design Myslím, že to může obsahovat systematický offset.

 

Welcome to EDABoard.com

Sponsor

Back
Top