Otázky o Webpack Xilinx ISE

[kamejoko80]

I'm using Webpack ISE 6.2 nástroj.
V simulační části (co-operace s Modelsim), může nástroj změny tvaru vlny vyzkoušet VHDL kódu lavici.Může generovat Verilog kódu zkušební stolici?

 

[Karthikeya]

nazdar
Xilinx ISE webpack můžete převést na křivky Verilog .... naleznete v dokumentaci, nebo můžete používat Verilog VHDL do převodníku, ale obecně není preferováno.
aldec hdl nabízí také časový průběh konverze do Verilog ... tak u zkusit taky.

pozdravy