J
jeevs
Guest
Zdravím všechny,
Většina současného životního prostředí předložit k ověření mikrokontroléry jsou zaměřeny ASM založeny one.Where zkoušky se provádějí na základě přímého testcases funkce pro každý z functionality.I chtěl zbavit ASM na životní prostředí pomocí systému Verilog & VMM . použít dostupné metody, jako je omezený na náhodná, musím dokázat, že nové funkce k dispozici, je lépe než konvenční režii testcases metodu.
Potřebuji pomoc při vytváření ověření architecture.As jsem začala papírováním jsem tady potřebují pomoc stejně jako v konvenční metody ASM jsou převedeny na hex soubor, který je předinstalovaný do paměti, odkud DUT bere na .... Je tam jakékoliv práce v okolí nebo jak by to mělo být přidána metoda CRT.Uveďte prosím vaše cenné podněty, abych mohl zlepšit na mém ověření architecture.Are nějaké papíry na těchto uveďte prosím mi, co se někdy informace, které jsou k dispozici.
S pozdravem,
Jeevs
Většina současného životního prostředí předložit k ověření mikrokontroléry jsou zaměřeny ASM založeny one.Where zkoušky se provádějí na základě přímého testcases funkce pro každý z functionality.I chtěl zbavit ASM na životní prostředí pomocí systému Verilog & VMM . použít dostupné metody, jako je omezený na náhodná, musím dokázat, že nové funkce k dispozici, je lépe než konvenční režii testcases metodu.
Potřebuji pomoc při vytváření ověření architecture.As jsem začala papírováním jsem tady potřebují pomoc stejně jako v konvenční metody ASM jsou převedeny na hex soubor, který je předinstalovaný do paměti, odkud DUT bere na .... Je tam jakékoliv práce v okolí nebo jak by to mělo být přidána metoda CRT.Uveďte prosím vaše cenné podněty, abych mohl zlepšit na mém ověření architecture.Are nějaké papíry na těchto uveďte prosím mi, co se někdy informace, které jsou k dispozici.
S pozdravem,
Jeevs