G
Galos
Guest
Ahoj, Může mi někdo pomoct s kódem Verilog náběžné nulové tělísko. Jeho pracovní zdá trochu složitější! Každý druh pomoci ocení ... Díky 
satelitní? není si jistý, jestli dole je to, co budete potřebovat, ale je to složité ... a poměrně rychle, obecně - '1 'na pozici' i 've vstupním vektoru nastaví '1' na pozici 'i' do výstupního vektoru a obnoví všechny výstupní bity pod "i"; [syntax = verilog] Modul leading_zero (vstup [BIT_W-1: 0] d_in, výstup reg [BIT_W-1: 0] d_out, výstup reg [NR_W-1: 0] nr_of_zero, výstup reg [NR_W-1: 0] one_position); localparam BIT_W = 16, NR_W = log2 (BIT_W); reg [BIT_W-1: 0] clr, genvar i, vytvářet for (i = 0; i