S
staraimm
Guest
Líbilo se všichni setkali situace:
Použil jsem Spartan-3 FPGA čipu a PIPE jádro od firmy Xilinx realizovat svůj projekt.V návrhu, napsal jsem řadič přerušení podle logiky PIPE základní dokumentace.
Faktem je, že v případě, že požadavek na přerušení nízké frekvence, řadič přerušení může pracovat dobře.Ale pokud frekvence je velmi vysoká, se zdá, že procesor nemohou přijímat přerušení z řadiče přerušení.
Myslím, že regulátor je mrtvý.
Má někdo mi any suggestion?
Použil jsem Spartan-3 FPGA čipu a PIPE jádro od firmy Xilinx realizovat svůj projekt.V návrhu, napsal jsem řadič přerušení podle logiky PIPE základní dokumentace.
Faktem je, že v případě, že požadavek na přerušení nízké frekvence, řadič přerušení může pracovat dobře.Ale pokud frekvence je velmi vysoká, se zdá, že procesor nemohou přijímat přerušení z řadiče přerušení.
Myslím, že regulátor je mrtvý.
Má někdo mi any suggestion?