Pipeline ADC dynamické komparátor závora signál

[iamxo]

Dovolte mi říci, že první Sha a MDAC na začátku, jsem se komparátor závora signál téměř na konci hold čas Sha (Řekni, 10ns hodiny cyklu o 5ns pro drží, ale non-překrytí hodiny skutečně), takže moje závora signál vzniknout VDD na 4ns před koncem se držet času (to znamená, že 1ns šířku závora signálu).

Nicméně, simulace, zjišťuji, že když se závora signálu je vysoká, komparátor kick-back "šum degraduje moji Sha usazovací čas, který je v mém 5ns hold čas, Sha nemohou usadit na požadovanou hodnotu.

Takže můj dotaz je "Mohu nechat závora signál přichází dříve? Jako v doprostřed Sha hold okamžiku Sha téměř usadit na požadovanou hodnotu, ale ne, že přesné.

(Květen budete mít mě) Díky moc ..

 

[iamxo]

Nebo ať říkají, kdy závora signál by měl jít vysokou během hold čas?

 

[eecs4ever]

Ano, můžete závora se komparátor dříve.Váš výstup z vašeho Sha v době, kdy nebude co nejpřesnější, ale protože jste pravděpodobně pomocí redundance, lze tolerovat některé chyby ve vašem flash ADC.

NEBO

můžete přidat samostatnou cestu pro váš flash ADC.Vzorek signálu na SHA a pro váš flash ADC současně v samostatných okruhů.A pak můžete povolit závora poté na počátku skladovacího období.To eliminuje kop zpět problém, neboť působí v jednotlivých obvodech.Ale časový rozdíl bude zavádět chybu, ale měl by být pokuta, pokud máte operační <~ 200MS / s.

Nebo můžete vytvořit nižší napájen replica SHA.Jen 2 Shas běží paralelně.1 pro hlavní signálové cestě, 1 pro dynamické komparátor závora.Nyní je zpět kop zvyklý ovlivnit hlavní signální dráhy.Pro SHA, které pohání dynamická závora může být mnohem menší, a používat méně energie.Přidáno po 3 minutách:"kdy se závora signál by měl jít vysokou během hold čas?

"
Měli byste zjistit, jak přesně chcete Sha výstup vypořádat.A výpočet této době založena na urovnání čas SHA.Můžete tolerovat některé chyby, pokud použití redundance (podobně jako 1.5b/stage algoritmus).

 

[iamxo]

Díky moc, chlap.
Teď jsem předčasného užívání závora signál na můj sub-ADC, a chybu způsobenou kick-back "hluk téměř žádný vliv na můj Sha.

Nicméně, tyto metody jsou běžnější v obchodním plynovodním ADC design?Např. předčasné závora signálu, paralelní dráhy?