PLL designu v 30kHz ~ 50kHz

L

louiee

Guest
Ahoj všichni, chtěl bych se zeptat, je možné navrhnout PLL které nosná frekvence je asi 30kHz do 50kHz (input.Freq. Pro PFD)? jaké jsou otázky pro PLL-li navržen tak frekvenci? bcoz běžně se používá v PLL frekvenční rozsah Mhz. Díky předem, louiee
 
CMOS RF SYNTHESIZER PLL syntezátor bude generovat 3:1, frekvenční rozsah kdekoli od 300Hz do 4.000.000 Hz (4MHz) [url = http://electronics-diy.com/electronic_schematic.php?id=200] CMOS RF SYNTHESIZER [/ url ] Kak S pozdravem
 
díky za vaši pomoc, je mi líto, pokud to není jasné, teď se snažím navrhnout PLL, který navrženy s použitím CMOS 0.18um technologie (ic design není systém design) pro použití v rozsahu od 30kHz do 50kHz. Moje obava je, normálně PLL, který jsem našel navržen na čipu je aplikována na řadu Mhz (vysoká frekvence) aplikace, jako jsou optické přijímače. ano, je možné navrhnout tuto PLL v nízké frekvenci? Jaké jsou problémy? díky louiee
 

Welcome to EDABoard.com

Sponsor

Back
Top