pls objasnil své pochybnosti o zpoždění propagace

[m_ratheesh_k]

Ahoj, může někdo pls calrify moje pochybnosti Nechť A a B jsou dva vstupy NAND brány. Řekněme, že signál dorazí na NAND brána do signálu B. Pro optimalizaci zpoždění, ze dvou řad NMOS vstupy A a B, která by to místo poblíž výstupu? Proč? Díky MRK

 

[tdminion]

"A" musí být blíže k výstupu. Je-li B se stane aktivní, pak uzel mezi A a B může být vypouštěna do '0 ', takže když "A" se stane aktivním, cesta z "výstup" na odkaz (GND) je jen přes 1 NMOS tranzistor. To zní jako domácí úkol otázku?