A
Alfred_zhang
Guest
Hi, thank u za vaši pozornost.
Moje práce platforma: Xilinx Virtex2; ISE8.2.0.3i Service Pack2; Chipscope: 8.2.0.3i.
My design: signály obversed v chipscope je v doméně hodiny CLK_a (125MHz).a asi 40 signálů, malý, BRAM zdroj je v pořádku.
Chipscope vzorek clk: CLK_a.
Omezení v UCF je 8ns, a výsledek po PAR je 7.99ns.Je to Ok.
Now the problem:
Když Triger křivky v chipscope, na začátku průběhy jsou správné, a ostatní (0 ~ 60%), možná špatně.Vypadá to, že jeho signál je průběh kříž do bývalého jeho: třetí kříž na druhou, a druhá první.Například:
signálu: (----- )(----- ----- B ----- )(------------- C ------ -------)
signál B: (----- B )(----- ----- C ----- )(------------- D ------ -------)
signál C: (----- C )(----- ----- D ----- )(------------- E ------ -------)
signálu D: D (----- ----- )(----- E ------ )(------------- F ----- --------)
signál E: (------ E ----- )(---- F ------- )(------------- G ---- --------)
......
.....
.....
Encourded jste se s tímto problémem dřív?Help me plz.
Moje práce platforma: Xilinx Virtex2; ISE8.2.0.3i Service Pack2; Chipscope: 8.2.0.3i.
My design: signály obversed v chipscope je v doméně hodiny CLK_a (125MHz).a asi 40 signálů, malý, BRAM zdroj je v pořádku.
Chipscope vzorek clk: CLK_a.
Omezení v UCF je 8ns, a výsledek po PAR je 7.99ns.Je to Ok.
Now the problem:
Když Triger křivky v chipscope, na začátku průběhy jsou správné, a ostatní (0 ~ 60%), možná špatně.Vypadá to, že jeho signál je průběh kříž do bývalého jeho: třetí kříž na druhou, a druhá první.Například:
signálu: (----- )(----- ----- B ----- )(------------- C ------ -------)
signál B: (----- B )(----- ----- C ----- )(------------- D ------ -------)
signál C: (----- C )(----- ----- D ----- )(------------- E ------ -------)
signálu D: D (----- ----- )(----- E ------ )(------------- F ----- --------)
signál E: (------ E ----- )(---- F ------- )(------------- G ---- --------)
......
.....
.....
Encourded jste se s tímto problémem dřív?Help me plz.