po rozložení simulace

[p_shinde]

nazdar, který nástroj se používá v případě že po rozložení simulace v semicustom toku design?? Díky, odpověď brzy. Prasad

 

[bastos4321]

Použijte Hsim dělat simulace po rozložení. Bastos

 

[p_shinde]

ahoj, to, že nástroj má vstup GDSII? díky, Prasad

 

[tarkyss]

musíte extrahovat netlist od vás GDSII souboru nejprve (star-rcxt může dělat, že) a pak simulační nástroje, hodně může dělat, že jako nanosim z Synopsys

 

[p_shinde]

poté co je rozdíl mezi touto netlist a netlist používané při spouštění design dostal od PKS, DC jako nástroje ...... je to jen jeho post rozložení netlist, takže by tam být nějaký změny v tom jako co? stejný post rozložení netlist, které uvádíme pro fyzickou kontrolu? díky, Prasad

 

[tarkyss]

tam jsou RC parametrů v netlist

 

[tnmk]

můžete použít Synopys Nano sim pro simulaci po rozložení. ale není tak přesná jako Hspice

 

[spauls]

hledáte celkové simulace čipů, nebo některé specifické oblasti čip? [Size = 2] [color = # 999999] Přidáno po 22 sekundách: [/color] [/size] hledáte celkové simulace čipů, nebo některé specifické oblasti čip?

 

[p_shinde]

celkové simulace čipů, je to možné?? díky, Prasad

 

[tarkyss]

záleží na rozsahu vašeho čipu a to, co chcete zkontrolovat. po rozložení simulace je velmi pomalý

 

[p_shinde]

Je nějaká jiný nástroj pro simulaci post layout??

 

[sp_sara]

Ahoj, můžete získat verilog netlist po rozložení a simulovat chování s některými simulační nástroje, jako je ModelSim a nclaunch.then musíte porovnat je s poštou syntézou simulace