pochyb o tom, v EDK nářadí

[nandhika]

hi,dělal někdo pracoval na nástroj EDK .........
použití Verilog nebo VHDL kód hw k použití EDK nářadídíky předem

 

[eltonjohn]

Xilinx EDK prostředí je poměrně složitý ... To nemůže být popsána jednoduše. Z jednoho důvodu je vždy mění ..
Ty by se měly týkat vývoje Flow pochopit, jak ji používat. Ale protože je založena hodně na GNU. Je to také dobrý nápad naučit se, jak GNU / unix vývojové práce
Mám na mysli gcc gdb, make a některé skriptovací jazyky nebo skořápky