pochybnosti o CMOS napětí

[verilog_always]

Ahoj
Proč nemůžeme dramaticky snížit provozní volatage tranzistorů CMOS (prostředky pod 0.5V).Jaké dopady to tranzistor, kdybychom snížit napájecí napětí najednou?Pokud se někdo jako materiál příjemný pomoci .........

 

[research235]

sub svodové proudy práh.takže nemůžeme dělat, že

 

[Kazzam]

ahoj
Myslím si, že CMOS tranzistorů mít pevnou napájecí napětí.
a v podstatě parametry jsou diskrétní.ovládacího napětí je ten, který je odpovědný za provoz cmos tranzistorů.
tak co je na vstupu za předpokladu, objeví na výstupu.Také výstup je kombinací VDD a prahové napětí.v každém případě VDD je 0, pak výstup 0.pokud VDD je vysoká, tj. logiku 1 ...pak výstup je VDD-vtn.zařízení nebo CMOS zvyklý zapnout v případě, že výstupní napětí je vyšší než VDD ....
jde o
kazzam

verilog_always napsal:

Ahoj

Proč nemůžeme dramaticky snížit provozní volatage tranzistorů CMOS (prostředky pod 0.5V).
Jaké dopady to tranzistor, kdybychom snížit napájecí napětí najednou?
Pokud se někdo jako materiál příjemný pomoci .........

 

[verilog_always]

Děkuji Vám za odpověď

Teď moje pochybnost je On, jaké faktory thershod napětí závisí?Jiná věc je Nemohli bychom snížit velikost dramaticky tranzistoru?