Pokud jde o výstup zpoždění / set_output_delay /.

P

prithivikumars

Guest
set_output_delay-Hodiny CLK-rise-max-add_delay -0,920 [get_ports].

Ve výše uvedeném výstupu zpoždění je příkaz-VE.proč to soo.

 
hi,

Mé 2 centy,

výstupní zpoždění je modelovat nebo říct na nástroj pro analýzu načasování, že tato moc je přijato nějaké tělo v cestě, so záporné číslo a že příliš pro instalační výpočet je špatný může být překlep zkontrolujte.znát pojetí výstupu zpoždění nebo jak se čas výstupu trasy
http://www.vlsichipdesign.com/static_timing_analysis.html

šťastný projektování

čipů je snadné

http://www.vlsichipdesign.com

 

Welcome to EDABoard.com

Sponsor

Back
Top