Pomoc na layout: jak layout ADC kondenzátor pole?

D

david_zheng

Guest
Vážení,

Mám případě 10bits SAR ADC, které mají dvě capactior pole, jeden je uzávěr páry 32/16/8/4/2/1/1, další je 32/16/8/4/2, mám v plánu provádět SZP SZP PIP (double poly SZP), ale jak mohu mít každý uzávěr pair ve dvou polích uzavřeno v patře-plán, a jak přidat figurína, aby parazitní kondenzátor přibližně každých uzavřeno zemědělské politiky, a jak si udržet spojení uzavřeno? Could někdo poskytnout některé pokyny nebo simlar show případ?

Díky předem,
David

 

Welcome to EDABoard.com

Sponsor

Back
Top