pomoci PLL o provedení s pe3236, výstup> 8 GHz

[cdlonesome]

jak?
DDS PLL potřebujete?
Potřebuju sugestions, díky<img src="http://www.edaboard.com/images/smiles/icon_eek.gif" alt="Šokovala" border="0" />

 

[guanchoon]

Obecná topologie hybridních DDS PLL syntetizéru:

[1] DDS se používá jako referenční hodiny na PLL syntezátoru.Ty by měly být awared z chudých širokopásmových rušivých výkon z DDS clcok.Potřeba dbát na DDS hodiny úniků, na aliasing produktů.Výhoda: Phase hluk DDS hodiny se dělí dolů a vy můžete měnit frekvenci velmi rychle.

[2] pro váš PLL, protože výstup je v 8 GHz kraj, budete pravděpodobně potřebovat nějakou nízkou pořadí četnosti mutliplier ve vašem designu Doporučit dělat 4GHz PLL okruhu, po kterém následuje x2 frekvenční násobič.Můžete získat 6GHz PLL IC od Analog Devices.Četnost multiplikačnímu může také působit jako nárazník obvodu izoluje PLL obvodu od vnějších obvodů, jako jsou vysílače, aby nedocházelo k vnější vliv na výkonnost PLL.

Před několika lety, Qualcomm má na vědomí žádost o hybridní DDS PLL designu.Možná budete chtít udělat nějaké výzkumu pro toto téma.

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Chladný" border="0" />

 

[Farhad40]

Dobrý den guanchoon;
Můžeš nahrát app.Poznámka k fóru?Také jaký
je váš názor na tento nápadrodukovat widaband syntezátoru pomocí DDS a frekvenci multiplikačnímuMáte nějaké zkušenosti o této myšlence?

 

[Nikdo]

Dobrý den Farhad40;
, Ve kterém frekvenčním rozsahu?