pomozte mi na třídu E design zesilovače

[Rezaee]

ahoj
Navrhl jsem třídu E-zesilovač a i simulovat jej v ADS, i použitý koncentrovaný prvky namísto capasitors a cívky a já použití CMOS tranzistor z TSMC0.18um designkit a vidím dobrý výsledek, ale když jsem nahradit tlumivky a kondenzátory s TSMC0. 18um spirála tlumivky a MIM-kondenzátory můj výsledek je velmi špatné, nyní Nevím, co mám dělat?Prosím, pomozte mi s ur návrhy toho, co je špatně?

Jde o

 

[dick_freebird]

Hádal bych, že různé parasitics jsou de-Q-ing
laděné obvody, případně i zdanění pohon to.Být vědomi
z polarity, jízdy spodní desku a užívání "vstup"
off the top,
s využitím jakékoliv slušné izolaci stavby byste mohli mít
k dispozici pod tlumivky & čepice, takové věci.

Máte-li potřebné cívky Q lepší než 10 nebo tak, ty by mohly být
v nesprávném postupu.Myslím, že je neobvyklé vidět Q> 20
s výjimkou některých SOI (nebo semi-izolačních substrátech).

Můžete zjistit, že poučné balení ideální vs PDK L, C prvků
V některých testbenches a podívat se na dodané vs ideální
frekvence a přechodné reakce, řízený ideálně & prakticky.
Možná tam je něco vidět.

 

[Rezaee]

díky
Ano, řeknete pravdu, Q spirály cívky v TSMC0.18um je menší než 20, ale i vidět v IEEE papíry, že používají sub-mikronů procesů stejné TSMC a UMC nebo jiní a dosahují dobrý výsledek (například se dostanou blízko 60% PAE)
Ale co je z důvodů, že když jsem nahradit jednoho prvku například cívky v mém tank-okruh s indukční spirály TSMC0.18um vs ideální ADS cívky (z koncentrovaný prvků knihovny), můj výsledek je velmi špatný.Co mám dělat?

Jde o