Pomozte mi s programem pro 2-bit komparátor ve VHDL

[fm_com_28]

Vážení,

Chci design 2-bit komparátor pomocí jazyka VHDL, který trvá dva nepodepsané std_logic_vectrors a B a produkuje bitů L, G, E, kde

L = 1, pokud A <B
G = 1, jestliže A> B
E = 1, pokud A = B

takže pokud jeden mi mohou pomoci při hledání programu pro tento návrh,
jde o

 

[nand_gates]

Jeho velmi jednoduché!
Pro více obecných opakovaně design viz list pro CD4585.

Kód:

Knihovna IEEE;

použití ieee.std_logic_1164.all;Účetní jednotka je komparátorport (

: V std_logic_vector (1 downto 0);

B: v std_logic_vector (1 downto 0);

L: v std_logic;

G: z std_logic;

E: z std_logic);konec komparátor;Architektura behav z komparátoru jezačíná - behavproces (A, B)

variabilní G_tmp: std_logic;

variabilní L_tmp: std_logic;

variabilní E_tmp: std_logic;

začít - postup

G_tmp: = '0 ';

E_tmp: = '0 ';

L_tmp: = '0 ';

jestliže A> B potom

G_tmp: = '1 ';

elsif A = B pak

E_tmp: = '1 ';

jiný

L_tmp: = '1 ';

end if;

G <= G_tmp;

E <= E_tmp;

L <= L_tmp;

ukončení procesu;konec behav;