Post-syntéza simulace chyb v Modelsim-iterační limit.

S

Sujatha_11

Guest
Nazdar,
Moje VHDL kód funguje, když jsem si před-syntéza simulace.Je však také syntetizovat.Ale když se snažím simulovat post-synthesis kód se říká iterace limit dosažen.vsim 3601 chybě.nd zpoždění zkráceny.Nerozumím, proč je to pravda.Pokud se vyskytnou nějaké nekonečné smyčce Runnin nebo nulové zpoždění vrata můj pre-syntéza kodex by měl také nefunguje správně?Použil jsem Modelsim SE verze 6.0 pro psaní kódu a napodobuje ho a syntetizovaná pomocí Xilinx ISE web balení.Prosím, pomozte mi opravu tohoto problému.Musím dodržet lhůtu.
Thanks in advance.

Pozdravy,
Sujatha.

 
AMD informuje, że o nadchodzącej transmisji LiveCast p.t. ''30 years of Graphics and Gaming at AMD''. Firma zaprasza do oglądania jutro, czyli w sobotę, 23 sierpnia o godzinie 16:00 czasu polskiego. Transmisję poprowadzi Richard Huddy, AMD’s Chief Gaming Scientist, a poza uczczeniem okrągłej rocznicy w wydarzeniu wezmą udział także specjalni ...

Read more...
 
Sujatha_11 napsal:

Nazdar,

Moje VHDL kód funguje, když jsem si před-syntéza simulace.
Je však také syntetizovat.
Ale když se snažím simulovat post-synthesis kód se říká iterace limit dosažen.
vsim 3601 chybě.
nd zpoždění zkráceny.
Nerozumím, proč je to pravda.
Pokud se vyskytnou nějaké nekonečné smyčce Runnin nebo nulové zpoždění vrata můj pre-syntéza kodex by měl také nefunguje správně?
Použil jsem Modelsim SE verze 6.0 pro psaní kódu a napodobuje ho a syntetizovaná pomocí Xilinx ISE web balení.
Prosím, pomozte mi opravu tohoto problému.
Musím dodržet lhůtu.

Thanks in advance.Pozdravy,

Sujatha.
 
Ahoj Ajeetha,
I
don't understadn, co říkáte.Co je SDF a jak ho vytvořit, nebo si to?Jsem nový FPGA / VHDL / Synthesis.Tohle je můj první projekt.Prosím, pomozte mi.a delay_mode_unit Kde je tento k dispozici?Udělal jsem post-synthesis v ISE webback, který mi dal VHDL soubor po generování post-sysnthesis simulační model.Prosím, dejte mi vědět.
Thanks & S,
Sujatha.

 
Nazdar
a také je uvedeno číslo chyby 3601, jak, proč dont pokusu v odpovědi základny xilinx.this může pomoci u.if a mít čisté do svého systému bude přímo root na podporu.

 

Welcome to EDABoard.com

Sponsor

Back
Top