Potřebuje pomoc na 64 bit rozdělení

[shahbaz.ele]

Vážení všichni jsem se provádí algoritmus špičatost v FPGA. Musím 64 bit divize v tom. Může mi někdo pomoci v této oblasti

<span style="color: grey;"><span style="font-size: 10px">---------- Odeslat zní v 04:59 ---------- Předchozí příspěvek byl v 04 : 58 ---------- </span></span>
v FPGA znamená v verilog. Omlouváme se za které

 

[zel]

divize, to je v jednoduché rozdělení nebo s plovoucí desetinnou čárkou?

 

[shahbaz.ele]

Vážení své divize s pohyblivou řádovou čárkou