T
trurl
Guest
Hi All,
Mám velmi málo zkušeností s Xilinx a designu s FPGA, takže může někdo pomoci s tímto:
jak může psát testbench (VHDL) pro Xilinx ISE Simulator (ISE ver. 8.1i), takže vidím křivek po simulaci a co mám napsat do testbench vytvořit potřebné údaje pro XPower?
Thanks in advance.
Pozdravy.
Mám velmi málo zkušeností s Xilinx a designu s FPGA, takže může někdo pomoci s tímto:
jak může psát testbench (VHDL) pro Xilinx ISE Simulator (ISE ver. 8.1i), takže vidím křivek po simulaci a co mám napsat do testbench vytvořit potřebné údaje pro XPower?
Thanks in advance.
Pozdravy.