Power PC 405 Vnější Bus Controller

[bendžo]

Potřebuji port PowerPC 405GPr design z daugther karty vestavěný systém na základní desce.Vnější Bus Controller bude řídit tři FPGA.Tyto FPGA budou rozptýlené po celé poměrně velké rady.Při pohledu na referenční design od AMCC, ale nezdá se, že buffer adresu nebo datových linkách vůbec.Prostě Zdá se, že Daisy řetězec všechny žetony společně což se zdá jako řízené impedance noční můra.

Má někdo zkušenosti buffering tyto řádky?Je nutné, nebo to nestojí za námahu?Hodiny pro tento externí sběrnice je pouze 33 MHz a FPGA nikdy nebude bus master, ale vždy se otroky.

Díky.