Pre-Rozvržení Ověření

S

semifinále

Guest
Potřebuji pomoc, pokud jde o téma.Jsem nového v této oblasti.
Udělal jsem RTL ověřování a to projít.
Teď chci udělat pre-layout ověření, musím použít stejný testbench nebo musí přepnout vstup ealier?
Co chci říct je, pro RTL, testbench přepínat vstup do mého bloku v posedge CLK.Pro pre-layout, musím přepínat vstup ealier?Třeba 4-6ns z pozitivních hrany CLK.Jsem pomocí 12ns na jeden takt.

Díky

 
Ahoj,

Jak jste se definují pre-layout ověření?

Pokud jde o mě, používáme-simulace založené a / nebo formální verifikace
k ověření RTL kódu a používat odpovídající kontrolní nástroj pro kontrolu rozložení proti RTL,
a využití STA pro načasování-ověření.

RP,

 
Ahoj RP,

Co mám na mysli tím, pre-layout je netlist po syntéze.Jsem udělal RTL ověření.Pak se můj šéf mě požádal, abych k syntéze RTL a ověřit pomocí ModelSim.RTL nemá zpoždění, ale po syntéze, můj design mají zpoždění, protože to byl cíl do knihovny.Tak by se, jak jsem to ověřit netlist?Použití stejného testbench?

Díky

 
Ahoj,
Můžete si ověřit, pre-layout netlist následujících kroků:

1.using vaše RTL úrovni testbench (na vědomí, že nesmíte používat signál-dump, jak na úrovni RTL, protože signál jméno bylo změněno)

2.pomocí brány simulační knihovně (zeptejte se svého prodejce), každý AND, OR, XOR ...mají pevnou zpoždění.

3 (volitelné).můžete přečíst v pre-layout souboru SDF (odhadem wireload) pro simulaci

Doufám, že tato pomoc,
Rgrds

 
Ahoj AMI,

Už jsem udělal tyto 3 kroky.Ale pro krok 1, mám argument s mým přítelem (i nové v ASIC).Řekl, že musím spouštět vstup dříve.Proto usilujeme o vedení ze zkušenosti lidí.

Děkujeme za vaši pomoc

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />
 
Ano, pokud budete dělat SDF-komentovaný simulace, stimul by měl také abey načasování.

 
Ahoj polotovary,
Na úrovni simulace brány, / O načasování mám (musí) splňovat vlastnost / požadavek (zpoždění / EDGE vztah s hodinami ,...).
Rgrds,

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top