proč FDG901D (p mosfet řidič) nemůže řídit FDN360P mosfet

E

EDA_hg81

Guest
Snažím se používat Sparan 3 k ovládání FDG901D (logický vstup je 3.3V CMOS) pro řízení FDN360P. Proč to nefunguje? co to je možné pro to důvody? Díky
 
Můžete ukázat své schéma a popsat, které signály budou nefunguje?
 
Celá myšlenka je pro realizaci zapnutí a vypnutí a sekvence. Použití FDN360P jako přepínač připojením mozků a zdroj FDN360P převést 12V DC ze zdroje na odvod FDN360P umožňující další výkonový čip. Když jsem stisknout tlačítko, FPGA bude nastavena vysoko (3,3 LVTTL) na logickém kolík FDG901D pak FDG901D se děje zapnout FDN360P řízením bránu FDN360P. Připojil jsem VDD z FDG901D na 12 V a stále zmordovali pin plovoucí. Problém je, když je celý systém zapnutý, odliv FDN360p je již 12V ještě předtím, než jsem stiskněte tlačítko. Co je možné důvody? Díky předem. Toto je URL schématu: http://images.elektroda.net/70_1183047159.jpg
 
Pokud MOSFET je "ON", jak říkáte, to je pak brána zařízení má dostatek napětí přítomno ji zapnout. Už jste se podíval na přelomu na vlastnostech MOSFET, který používáte, zda jsou slučitelné s výkonem řidiče, jak jste si to nakonfigurován. Možná budete muset ovládat dv / dt na straně řidiče, místo aby to plavat. E
 
Jsem opravdu nový analogových věci. Jen jsem četl Gate Threshold Voltage. Necháš vědět, které ostatní Elektrické vlastnosti bych měl zkontrolovat? Díky.
 
Hi, pro FDG901D napájecí max. napětí je pouze 10V. Ve svém schématu, který používáte 12V. Možná je to chyba ve vašem výkresu nebo čip allready pryč. Je nějaký důvod, proč jste se ani pomocí běžného tranzistoru a některé odpory? Pokud je to otázka prostoru, který by mohl se podívat na tranzistorů rezistoru vybaven, jako je PDTC115ET. Také pro FET, pokud chcete použít jiný typ, být opatrný. Některé nedávné Fairch. FET je mít max.. GS napětí 7V. Překročení tohoto napětí může distroy vaše FET. S pozdravem
 
Jako vynálezce (y) navrhl, může 12V napájení ohrožují FDG901D by překročil svou absolutní maximální VDD rating 10V. Viz strana 1 v listu. Za předpokladu, že čip přežil, pak možná budete měřit 12V na výstupu prostě proto, že výstup má bez zatížení, a tranzistor má malé množství úniku při "vypnutí". Zkuste připojit zatížení, jako je například 1K ohm rezistorem od mozků k zemi. Pokud to nepomůže, pak to, co napětí se měří na tranzistoru brány, když signál FPGA zapne a vypne?
 
Může být máte pravdu. Všiml jsem si, to, Vzhledem k tomu, napájecí adaptér já používám jen mi může dát 12 V, a chci, aby se šance. Děkuji své všechny návrhy. Musím to změnit na 10 V a zkuste to znovu. Hezký víkend. [Size = 2] [color = # 999999] Přidáno po 1 hodina 7 minut: [/color] [/size] Testoval jsem tento obvod pomocí 10V. Také jsem zjistil, že Min Logic HIGH vstupní napětí FDG901D je 75% VDD, znamená to, že logický vstup je nejméně 7,5. Použil jsem dva napájecí zdroje nastavit dvě požadované napětí. Následující příklady jsou výsledky. Když logický vstup vypnutí napájení: odtok výstup FDN360P je 10V napětí hradla je 10V Když logický vstup napájení je na (třeba 8 mS být stabilní): vypouštěcí výstup FDN360P je 0V napětí hradla je 0V jsem nenašel žádný požadavek na logický vstup zvyšování času. Vypadá FDN360P funguje, ale není správně. Ale nějaký způsob, jak 7,5 V logika vstupu není vhodný pro FPGA, můžete mi pomoci najít kanálu P MOSFET ovladač, který může přijímat 3,3 logiku a lze tolerovat 12V příkon? Díky.
 
Ahoj, jak jsem vyslán dříve. Podívejte se na tranzistorů odporu vybavených. Pro vašem obvodu, bude PDTC115ET v pořádku. Níže je schéma. R23 je 220K. Všimněte si, že odpory uvnitř RET (PDTC114ET) v tomto okruhu nejsou 100K + 100K jako PDTC115ET. A opravdu max. zásobování rating FDG901 je 10V. Ale v 10V budete nikdy nedosáhne logika vysoká s 3.3V pohonem. Předpokládá se, že práce mezi 2,7 a 6V.
 
děkuji moc za pomoct. Budu se snažit příští týden. mají pěkný víkend.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top