Proč je Verilog známý jako jazyk RTL?

[akrlot]

hi;
Proč se Verilog označována jako langage RTL?
Mohl byste uvést odkazy / ebooks o verilog.Thx

 

[dolby.yang]

RTL: register transfer level

http://www.verilog.com/

 

[ADAP]

Je-li Verilog používá na úrovni RTL pak flip-flopy (registry) jsou používány.Z tohoto důvodu se nazývá register transfer level.
Pro ebooks se podívat na fórum pro e-knihy Upload / Download.

 

[nemolee]

Nejen Verilog, ale také VHDL, pokud píšete kód je založen na register transfer level, to je voláno RTL.

 

[Wardong]

tam jsou některé knihy o Verilog ve fóru, u mohl hledat

 

[Vždy @ inteligentní]

ADAP napsal:

Je-li Verilog používá na úrovni RTL pak flip-flopy (registry) jsou používány.
Z tohoto důvodu se nazývá register transfer level.

Pro ebooks se podívat na fórum pro e-knihy Upload / Download.

 

[baonguyenpro]

h ** p: / / www.dientuftp.com / dolů / Verilog

 

[mingcol]

Verilog je možné použít pro popis RTL v přední části design, vedle, Verilog může být pro behavial popis, rozsah, v dobré verifacation jazyce prostřednictvím PLI, a mnoho netlistu může být ve formátu Verilog.

 

[vinod_g]

Jakýkoliv kód, který je syntetizovatelné se nazývá RTL.znamená register transfer, kde vytvořil kód syntetizovat do registrů a tok dat přes registry, které

 

[anishrai]

Podívejte se na Verilog od Samir palnitkar .... myslím, že ur pochybnosti wil být odbaveno ... u může hledat pro ni v tomto fóru

 

[vinod_g]

všechny syntetizovatelné HDL se nazývají RTL.KNIHY U můžete vyhledávat z fóra, čistá ......